Buatlah rangkaian seperti gambar percobaan 1 dengan menggunkan RS flip flop dan output seven segment
2. Gambar
[Kembali]
.png)
3. Video [Kembali]
4. Prinsip [Kembali]
Pada percobaan 1 kondisi 6 ini, digunakan IC 74LS112 (JK Flip-Flop), namun yang diminta adalah RS flip-flop sehingga tidak dihubungkan kaki J dan K nya. Untuk outputnya dibaca oleh 7-segment, yang mana sebelum itu perlu dihubungkan dengan IC 74LS47 sebagai decoder.
Pada percobaan 1, switch SPDT terhubung pada power, sehingga keluarannya 1, sedangkan IC 74LS112 pada kaki RS-nya merupakan aktif LOW. Sehingga utk keluarannya dipengaruhi oleh clock. Pada percobaan 1 ini merupakan counter asinkronus, ditandai dengan input clock pada flip-flopnya berasal dari keluaran output flip-flop sebelumnya. Pada counter ini keluarannya terlambat atau terdapat delay atau berubah saat kondisi fall time. Sehingga output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”). Kaki MSB (output flip-flop terakhir dihubungkan ke kaki D pada decoder) dan kaki LSB (output flip-flop pertama dihubungkan ke kaki A pada decoder). Lalu, pada 7-segment bisa dilihat bahwa untuk keluarannya berurutan dari 0 ke 1, yang berarti counter up (menghitung ke atas).
Tidak ada komentar:
Posting Komentar