1. Jurnal [Kembali]
2. Alat dab Bahan [Kembali]
a. Jumper
Gambar 1. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
Bahan (proteus)
a. IC 7408 (JK filp flop)
Gambar 3. IC 74LS112
b. IC 7404
Gambar 4. IC 7404
c. IC 7432
Gambar 5. IC 7432
b. Power DC
Gambar 6. Power DC
c. Switch (SW-SPDT)
Gambar 7. Switch
d. Logicprobe atau LED
Gambar 8. Logic Probe
.png)
4. Prinsip Kerja [Kembali]
Pertama untuk J-K flip flop dan D flip flop. Pada rangakaian yang ada, untuk kaki R dan S terhubung pada input B0 dan B1, yang mana keduanya divariasikan untuk tiga percobaan pertama. Dapat dilihat variasinya pada jurnal, begitu pula dengan outputnya. Untuk mengaktifkan R dan S pada flip flop adalah aktif LOW, sehingga aktif saat diberikan logika 0. Namun, jika diminta untuk berlogika 1(seperti pada jurnal untuk tabel no. 4-7, maka untuk set dan resetnya tidak aktif. Sehingga output Q dan Q not dipengaruhi oleh input J-K atau D pada flip flop. Pada kaki J terhubung B2 dan untuk K terhubung input B4. Pada B3 terhubung clock(untuk J-K flip-flop) yang berfungsi untuk mempengaruhi output yang berubah atau tidak. Untuk D flip flop, B6 terhubung clock yang berfungsi untuk mempengaruhi output yang berubah atau tidak. Berdasarkan tabel kebenaran untuk J-K flip flop, jika J=1 K=0, maka output Q=1 dan Q not= 0. Hal ini sesuai dengan yang terjadi pada rangkaian.
5. Video Percobaan [Kembali]
6. Analisis [Kembali]
1. Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian?
Jawab:
Jika keduanya diberi logika 0 maka pada kaki set dan reset aktif, karena flip-flop JK dan D aktif
Low. Sehingga input J-K dan D diabaikan, jadi untuk outputnya bergantung pada input R-5.
Pada percobaan di dapatkan output untuk Q dan Q' sama-sama 1. Jika output pada Q dan Q' sama-
sama 1 ataupun 0, maka itu kondisi terlarang, sehingga dapat merusak 1C/ rangkaian.
2. Bagaimana jika B3 diputuskan/ tidak dihubungkan pada rangkaian apa yang terjadi pada rangkaian?
Jawab:
Jika B3 diputus, maka input pada input clock untuk JK tidak ada. Jika clock diputus, maka tidak ada
sinya pulsa/detak, yang nantinya berfungsi untuk merespon apakah keluaran pada rangkaian flip-flop
tersebut akan berubah atau tidak.
Pada percobaan, jika diputus, tidak ada perubahan pada output J-K ( hal ini jika pada R-5 tidak aktif/
berlogika 1 ).
3. Jelaskan apa yang dimaksud dengan kondisi toggle, kondisi non change, dan kondisi terlarang pada
flip-flop!
Jawab:
- Kondisi toggle adalah kondisi yang hanya terjad pada JK flip-flop ( untuk percobaan 1 ini ).
Kondisi toggle ini terjadi jika pada outout Q dan Q' berubah-ubah, bisa jadi Q=1 Q'=0 dan Q=0 Q'=1 secara bergantian. Hal ini terjadi pada saat input JK berpengaruh ( berarti R-5 berlogika ), yaitu J berlogika 1 dan K berlogika 1.
- Kondisi not change adalah tidak berubah, yang mana untuk outout Q dan Q' nya tidak berubah
dengan output sebelumnya. Jika kaki R-5 tidak aktif ( berlogika 1 ), maka kaki J=0 dan K=0, untuk
kondisi not change.
- Kondisi terlarang adalah saat output dari Q dan Q' sama-sama 1 atau sama-sama 0. Kondisi ini
dapat merusak 1C/rangkaian.
7. Download
[Kembali]
Tidak ada komentar:
Posting Komentar