1. Jurnal [Kembali]
.jpeg)
2. Alat dan Bahan [Kembali]
2.1 Alat
a.. Jumper
Gambar 1. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
2.2 Bahan (proteus) [kembali]
a. IC 74LS112 (J-K Flip-Flop)
b. CD4013B (D Flip-Flop)
c. Gerbang AND (IC 7048)
d. Gerbang OR (IC 7432)
e. Power DC
Gambar 6. Power DC
f. Switch (SW-SPDT)
Gambar 7. Switch
g. Logicprobe atau LED
Gambar 8. Logic Probe
.png)
4. Prinsip Kerja
[Kembali]
Pada percobaan 1 diminta untuk membuat rangkaian seperti yang ada pada modul, yang mana dibuat rangkaian shift register menggunakan JK flip-flop.
Input clock pada tiap-tiap flip-flop berasal dari B0-B6 yang mana nantinya nilainya akan divariasikan sesuai 4 kondisi yang ada di jurnal yaitu SISO, SIPO, PISO, PIPO.
Yang mana:
- SISO, ditandai dengan output keluaran yang satu per satu dan juga masukan satu persatu.
- SIPO, ditandai dengan input masukan yang satu per satu dan juga keluaran secara paralel/serempak.
- PIPO, ditandai dengan output keluaran sevara paralel dan juga masukan secara paralel.
- PIPO, ditandai dengan output keluaran sevara paralel dan juga masukan secara paralel.
5. Video Percobaan
[Kembali]
6. Analisis [Kembali]
1. Analisa output yang dihasilkan tiap-tiap kondisi
Jawab:
* Kondisi 1: B3-B6 = 0; B0,B2= 1; B1=X
switch B3-B6 terhubung kek kaki set J-K flip-flop diberi input 0, sehingga set aktif karena padaJK flip-flop kaki set active LOW. Input switch B0 dan B2 diberi input 1, B0 yang terhubung pada kaki reset active LOW sehingga reset tidak aktif. B2 terhubung pada input pertama gerbang AND. B1 = don't care, sehingga switch ini yang digunakan untuk menginputkan data. Berdasarkan input kondisi di atas, dihasilkan output shift register SISO, ditandai dengan output keluaran yang satu per satu dan juga masukan satu persatu pada LED H4 sampai H7(bergeser dari H4 ke H7).
* Kondisi 2: B3-B6 = 0; B1= X; B0=1; B2= panah ke bawah
switch B3-B6 terhubung kek kaki set J-K flip-flop diberi input 0, sehingga set aktif karena padaJK flip-flop kaki set active LOW. Input switch B0 diberi input 1, B1 = don't care dan B2 sebagai trigger dari 1 ke 0. Berdasarkan input kondisi di atas, dihasilkan output shift register SIPO, ditandai dengan input masukan yang satu per satu dan juga keluaran secara paralel/serempak.
* Kondisi 3: B3-B6 = X; B1= 0; B0, B2= 1
switch B3-B6 terhubung kek kaki set J-K flip-flop diberi input don't care/terserah/bebas. B1 = 0 dan B0 & B2 diberi input 1. Berdasarkan input kondisi di atas, dihasilkan output shift register PISO, ditandai dengan output keluaran satu per satu dan juga masukan secara serempak dari input.
* Kondisi 4: B3-B6 = X; B0= 1; B1, B2= 0
switch B3-B6 deberi input don't care, sedangkan B0=1 dan B1&B2 = 0. Berdasarkan input kondisi di atas, dihasilkan output shift register PIPO, ditandai dengan output keluaran sevara paralel dan juga masukan secara paralel.
2. Jika gerbang AND pada rangkaia di hapus, sumber clock dihubungkan langsung ke flip-flop, bandingkan output yang didapatkan
Jawab:
Jika sumber clock langsung dihubungkan ke flip flop tanpa gerbang AND, maka inputannya selalu clock dan menghasilkan output shift register serial out. Jika terdapat/dihubung dengan gerbang AND, maka ada variasi input 0 pada clock, yang nantinya akan memberikan output paralel out pada shift register.
7. Download
[Kembali]
Tidak ada komentar:
Posting Komentar