1. Jurnal [Kembali]
2. Alat dan Bahan [Kembali]
2.1 Alat
a.. Jumper
Gambar 1. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
2.2 Bahan (proteus) [kembali]
a. IC 74LS112 (JK filp flop)
Gambar 3. IC 74LS112
b. Power DC
Gambar 4. Power DC
c. Switch (SW-SPDT)
Gambar 5. Switch
d. Logicprobe atau LED
Gambar 5. Logic Probe
.png)
4. Prinsip Kerja [Kembali]
Pada percobaan 1, switch SPDT terhubung pada power, sehingga keluarannya 1, sedangkan IC 74LS112 pada kaki RS-nya merupakan aktif LOW. Sehingga utk keluarannya dipengaruhi oleh clock. Pada percobaan 1 ini merupakan counter asinkronus, ditandai dengan input clock pada flip-flopnya berasal dari keluaran output flip-flop sebelumnya. Pada counter ini keluarannya terlambat atau terdapat delay atau berubah saat kondisi fall time. Sehingga output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”). Kaki MSB (output flip-flop terakhir dihubungkan ke kaki D pada decoder) dan kaki LSB (output flip-flop pertama dihubungkan ke kaki A pada decoder). Lalu, pada 7-segment bisa dilihat bahwa untuk keluarannya berurutan dari 0 ke 1, yang berarti counter up (menghitung ke atas).
5. Video Percobaan [Kembali]
6. Analisis [Kembali]
1. Analisa output percobaan berdasarkan IC yang digunakan?
Jawab:
Pada percobaan 1 menggunakan IC 74LS112, yang merupakan JK flip-flop. Digunakan 4 buah IC yang dirangkai menjadi asinkronus Binary Counter. Untuk kaki input R, S, J, dan K dihubungkan ke saklar SPDT, yang mana input J dan K disatukan sehingga menjadi T flip-flop, yang membuat outputnya berubah-ubah (toggle). Pada input RS diberikan/dihubungkan ke power sehingga berlogika 1, mengakibatkan input diambil dari kaki J dan K (karena input RS aktif Low).
Karena rangkaian merupakan asinkronus counter, maka clock hanya dihubungkan pada IC awal, lalu untuk input clock IC selanjutnya berasal dari output Q IC sebelumnya. Pada output Q juga dihubungkan dengan logic probe untuk pencacah biner.
Input clock pada IC adalah aktif Low, yang mana output pada masing-masing IC akan berubah pada kondisi fall time. Saat clock fall time, maka output pada IC akaan berubah pada kondisi fall time. Saat clock fall time, maka output pada IC pertama berubah dari 0 ke 1 untuk IC yang lainnya masih tetap 0. Berdasarkan percobaan yang dilakukan, perubahan output pada IC selanjutnya berubah saat fall time clock pada IC kedua, begitu seterusnya.
Berdasarkan output yang tampak pada logic probe, IC menghasilkan output biner 0000 sampai dengan 1111, yang mana menghitung ke atas dari 0-15.
2. Analisa sinyal output yang dikeluarkan JK flip-flop kedua dan ketiga?
Jawab:
Sinyal output yang dikeluarkan JK flip-flop kedua diperoleh dari fall time clock flip-flop kedua itu sendiri, yang mana input clocknya berasal dari output Q flip-flop pertama. Begitu pula untuk JK flip-flop ketiga, sinyal output yang dikeluarkan diperoleh dari fall time clock flip-flop ketiga., yang mana input clocknya berasal dari output Q flip-flop kedua.
7. Download
[Kembali]
Tidak ada komentar:
Posting Komentar